국내 연구진이 마이크로프로세서 등에 사용되는 CMOS반도체(상보성 금속 산화막 반도체)의 동작속도를 3배 이상 높이고 구동전력을 6분의 1로 줄일 수 있는 반도체 소자기술을 개발했다.
미래창조과학부는 20일 서울시립대 신창환 교수(교신저자)와 조재성 연구원(학·석사연계과정. 제1저자)이 기존 CMOS 반도체 소자의 정보 처리 속도는 3배 이상 향상하면서 구동 전력은 6분의 1로 줄이는 기술을 개발해 나노 분야 국제학술지 나노레터스에 발표했다고 밝혔다.
집적 회로의 한 종류인 CMOS는 마이크로프로세서나 S램(SRAM) 등 디지털 회로를 구성하는 데 이용된다. 반도체 제조 공정 기술은 2년마다 단위 면적당 2배의 소자를 집적시킨다는 ‘무어의 법칙’에 따라 발전해왔다.
소자의 집적도는 크게 향상됐으나 이를 구동하기 위한 전압은 효과적으로 줄이지 못해 많은 전력 소모와 발열이 기존 반도체 기술의 문제점이 돼왔다고 연구진은 밝혔다.
연구진은 이 연구에서 반도체 소자의 축전기에 들어가는 절연체 대신 강유전체 재료를 넣어 축전기 양극(+)에 양의 전압을 걸어도 어느 정도까지 반대 극성을 띤 음(-)의 전하가 쌓이는 '음의 전기용량'(Negative Capacitance) 상태를 유도, 작동속도와 구동전력 문제를 극복했다.
연구진은 ‘음의 전기용량’ 상태가 될 수 있는 축전기를 반도체 소자 안에 넣으면 전압을 증폭해 획기적으로 낮은 전압으로도 반도체 소자를 작동할 수 있고 반도체 소자의 정보처리 속도를 의미하는 온/오프(on/off) 스위칭 속도의 이론적 한계도 극복할 수 있다고 설명했다.
연구진은 P(VDF-TrFE)라는 강유전체를 이용해 음의 전기용량 상태를 구현해 CMOS 반도체를 기존 소자의 6분의 1 수준 구동전압으로 작동하고 동작속도도 물리적 한계로 여겨온 속도(60㎷/decade)보다 3배 이상(18㎷/decade)로 높이는 데 성공했다.
신창환 교수는 “이 연구는 미래 CMOS 반도체 소자에 ‘음의 전기용량’을 적용할 가능성을 실험적으로 밝힌 것”이라며 “미래 10㎚ 이하급 초절전 반도체 소재 개발 등 반도체 산업의 기술적 도약에 기여할 것으로 기대한다”고 말했다. [시사포커스 / 김유빈 기자 ]
